Post Doctorant·e en IA pour la Sécurité des Microarchitectures - CDD H/F Télécom Paris

Nous recherchons notre futur(e) post-doctorant(e) en IA pour la Sécurité des Microarchitectures pour rejoindre le département COMELEC à Telecom Paris.

Depuis la divulgation des attaques Spectre et Meltdown , les Attaques par Canaux Auxiliaires Basées sur le Temps (TSCAs) ont reçu une attention considérable. Les System-on-Chips (SoCs) modernes, avec leurs fonctionnalités de plus en plus complexes et orientées performance, présentent une large surface d'attaque que les techniques de vérification traditionnelles-telles que les méthodes formelles-peinent à couvrir. Pour atténuer efficacement ce paysage de menaces croissant, l'évaluation des vulnérabilités est devenue une étape critique dans le cycle de vie du produit afin de prévenir l'exploitation des failles sous-jacentes. Des frameworks basés sur le fuzzing ont été introduits pour répondre à ce besoin, mais leur efficacité reste limitée par les contraintes inhérentes aux techniques de fuzzing. Comme alternative, nous proposons d'explorer l'apprentissage par renforcement (RL) comme une approche prometteuse pour l'évaluation des vulnérabilités dans les SoCs.

Pour exploiter pleinement le potentiel du RL, il est essentiel de concevoir un framework qui connecte les environnements RL fournis avec des environnements d'exécution appropriés. L'objectif principal sera de développer des méthodologies RL avancées, en particulier l'Apprentissage par Renforcement Hiérarchique (HRL), pour naviguer efficacement dans les espaces d'états complexes inhérents à l'évaluation des vulnérabilités des SoCs.

L'objectif de ce poste est de s'appuyer sur et d'étendre un framework RL existant en cours de soumission, qui sert de fondation pour cette recherche. Le post-doctorant améliorera ce framework en développant des méthodologies avancées, en utilisant principalement le simulateur gem5 comme backend d'exécution principal pour l'agent RL, tout en étudiant également le potentiel de la simulation RTL (par exemple, via Verilator ) et des cartes RISC-V physiques (par exemple, BeagleV-Fire ) comme environnements d'exécution complémentaires. Un aspect clé de ce travail consistera à développer des implémentations génériques en termes d'architecture qui s'étendent au-delà de l'orientation initiale RISC-V pour supporter des architectures de processeurs plus larges.

Vos principales missions seront:

• Assurer des missions de recherche dans le domaine de l'IA pour la Sécurité des Microarchitectures

• Assurer des missions d'encadrement et de tutorat

• Participer à la notoriété de l'Ecole, de l'Institut Mines-Télécom et de l'Institut Polytechnique de Paris