Ingénieur Fpga Confirmé - Senior Prototypage et Migration de Plateformes Xilinx pour la Connectivité sans Fil Alpes-Maritimes 06 H/F The Human Link
- Nice - 06
- CDI
- Bac +5
- Secteur informatique • ESN
- Exp. 5 à 8 ans
À noter sur ce job
Vous avez ces compétences ? Cliquez dessus pour les ajouter rapidement à votre profil !
Détail du poste
Au sein d'un acteur majeur de la conception de circuits pour la connectivité sans fil (WiFi et Bluetooth), vous intégrez l'équipe en charge des plateformes de prototypage FPGA utilisées pour valider les futures puces avant leur fabrication.
Selon votre profil, vous interviendrez sur l'un des deux volets suivants :
Volet 1 : Prototypage FPGA (WiFi)
- Maintenir et faire évoluer les plateformes de prototypage FPGA basées sur Xilinx Vivado et Synopsys HAPS
- Réaliser l'analyse timing et assurer la timing closure des designs
- Debugger les designs sur carte et analyser les dysfonctionnements
- Automatiser les flows de synthèse et d'implémentation (TCL, Python, Shell)
- Développer et faire évoluer des modules en Verilog et SystemVerilog
- Accompagner les équipes software et validation dans l'utilisation des plateformes
Volet 2 : Migration FPGA (Bluetooth)
- Piloter la migration d'une plateforme FPGA existante vers une nouvelle génération de composants AMD/Xilinx
- Analyser l'existant et définir la stratégie de portage (architecture, IP, contraintes, horloges)
- Adapter les designs RTL et les contraintes à la nouvelle cible
- Assurer la timing closure et la validation sur la nouvelle plateforme
- Apporter votre expertise FPGA SoC (Zynq, MPSoC, Versal) aux équipes projet
Le profil recherché
- Formation Bac +5 (école d'ingénieurs ou master) en électronique, microélectronique ou systèmes embarqués
- Volet 1 : 5 ans d'expérience minimum en conception FPGA
- Volet 2 : 8 ans d'expérience minimum, avec une expertise reconnue sur les composants AMD/Xilinx
- Maîtrise de Vivado, de Verilog/SystemVerilog et de l'analyse timing
- Pratique du scripting (TCL, Python, Shell)
- Une expérience du prototypage ASIC (HAPS, Palladium, Zebu) ou d'une migration de famille FPGA est un vrai plus
- Une connaissance des protocoles WiFi ou Bluetooth est appréciée
- Anglais technique courant
Publiée le 12/11/2026 - Réf : 702-02
