Thèse Etude d'Architectures d'Accélérateurs Matériels de Niveau de Neurones Distribués sur des Pucettes H/F Doctorat.Gouv.Fr
- Grenoble - 38
- CDD
- Bac +5
- Service public d'état
À noter sur ce job
Vous avez ces compétences ? Cliquez dessus pour les ajouter rapidement à votre profil !
Détail du poste
Établissement : Université Grenoble Alpes École doctorale : MSTII - Mathématiques, Sciences et technologies de l'information, Informatique Laboratoire de recherche : Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés Direction de la thèse : Frédéric PETROT ORCID 0000000306247373 Début de la thèse : 2026-11-01 Date limite de candidature : 2026-10-31T23:59:59 Contexte et atouts du poste
Dans le cadre du projet CAMELIA (stratégie nationale pour l'IA), l'équipe MADMAX cherche à recruter un doctorant en architecture matérielle pour la conception de circuits numériques d'accélération de charge de travail en IA. L' objectif est d'étudier la conception d'accélérateurs matériels physiquement distribués sur des pucettes, avec des problématiques de partitionnement, d'ordonnancement, d'optimisation et d'implantation matérielle.
Mission confiée
Missions : Recherche, développement de prototypes et démonstrateurs, publication des
résultats
Pour une meilleure connaissance du sujet de recherche proposé :
2020-06 - Ultra Low-latency, Low-area Inference Accelerators using
Heterogeneous Deep Quantization with QKeras and hls4ml
2021-05 FCCM - unzipFPGA_ Enhancing FPGA-based CNN Engines with On-the-Fly
Weights Generation
2020-11 ICFPT - Memory-Efficient Dataflow Inference for Deep CNNs on FPGA
2024-08 - H2PIPE High Throughput CNN Inference on FPGAs with High-Bandwidth
Memory
2023-03 - FlexCNN_ An End-to-end Framework for Composing CNN Accelerators on
FPGA
Collaboration :
La thèse se déroulera dans le contexte d'un projet national, ce qui induit des collaborations avec l'ensemble des membres du projets.
Principales activités
Analyse de l'état de l'art, et ce durant la totalité des 3 ans de thèse
Recherche de solutions, d'un point de vue théorique et pratique
Implantation et évaluation des solutions
Rédaction de publications
Compétences
Compétences techniques et niveau requis : expert en RTL, FPGA et plus globalement architecture
matérielle
Langues : Anglais
Les réseaux de neurones, et en particulier les gros modèles, exigent des ressources importantes pour leur exécution. Cette thèse vise à étudier le déploiement de réseaux sur des architectures spécialisées potentiellement hétérogènes à définir, et à optimiser ce déploiement.
Le profil recherché
La connaissance d'au moins un langage de description de matériel est une nécessité, ainsi qu'une expérience en circuits numériques, FPGA ou ASIC.
Publiée le 05/10/2026 - Réf : 5e5c33faf7eca1f34caad07b805093d1