Les missions du poste

En tant qu'Ingénieur en conception RTL ASIC, vous participerez au développement de circuits intégrés numériques complexes, de la spécification à l'intégration finale. Vous interviendrez notamment sur :

La conception RTL en VHDL, Verilog et SystemVerilog
L'implémentation de processeurs de type RISC-V, en langage C ou assembleur
La vérification fonctionnelle (simulation RTL ou backannotée) à l'aide des outils QuestaSim ou Xcelium
La synthèse logique avec Design Compiler (Synopsys) ou Genus (Cadence)
Le placement & routage (P&R) avec l'outil Innovus (Cadence)

Formation Bac +5 / Ingénieur en microélectronique, électronique, ou équivalent
Expérience en conception RTL pour ASICs (pas FPGA)
Bonne maîtrise des langages de description matérielle (VHDL/Verilog/SystemVerilog)
Compétences solides en architecture matérielle, notamment RISC-V
Maîtrise des outils de simulation, de synthèse et de P&R
Capacité à travailler en équipe, rigueur, autonomie et curiosité technique

Langages : VHDL, Verilog, SystemVerilog, C, Assembleur
Processeur : Architecture RISC-V
Outils de simulation : QuestaSim, Xcelium
Outils de synthèse : Design Compiler, Genus
Outils de P&R : Innovus