Stage - Ingénieur Fpga- Transceivers Haut-Débits 25 Gbps H/F REFLEX CES

Objectif du stage : Concevoir, implémenter et qualifier des designs VHDL capables d'exploiter les transceivers FPGA à plus de 25 Gbps, en optimisant leurs réglages analogiques pour obtenir les meilleures performances en conditions réelles.

Le stage se structure autour de 3 étapes:

1- Conception & Simulation:

- créer les designs VHDL pour interfacer les liens rapides
- Explorer la modulation NRZ et PAM4
- Utiliser des outils spécialisés : Transceiver Toolkit (Intel) et IBERT (AMD)

2- Mise en oeuvre sur carte

- Mettre en oeuvre vos designs sur cartes FPGA récentes (Agilex F-Tile, Versal, Virtex UltraScale+, Stratix 10).
- Valider le fonctionnement à l'aide d'un oscilloscope haute- performance
- Analyser la qualité de signaux (diagrammes de l'oeil, taux d'erreur) en lien avec les réglages analogiques
- Comparer les résultats réels vs simulations, en collaboration avec un(e) stagiaire en conception électronique.

3- Documentation & transfert de connaissances

- Rédiger un guide utilisateur clair et structuré
- Développer des scripts pour automatiser les mesures et les tests

Ce que vous allez développer:

- La maitrise des FPGA dernière génération (AMD/ALTERA)
- Compréhension des transceivers multi- gigabits et de leurs réglages analogiques
- Pratique d'outils de debug haut- niveau (IBERT, Transceiver Toolkit)
- Utilisation d'oscilloscopes hautes performances pour analyser des signaux à très haut débit.
- Travail en équipe multidisciplinaire (FPGA électronique).
- Rédaction technique et formalisation de méthodologies.